## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-027241

(43) Date of publication of application: 30.01.1989

(51)Int.CI.

H01L 21/82

H01L 21/66

(21)Application number : 63-154702

(71)Applicant: HITACHI LTD

(22)Date of filing:

24.06.1988

(72)Inventor: MASUDA KOJI

**FUJITA MINORU** KATONO SHINJI


KATO MASAO


### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

PURPOSE: To allow internal signal observation to be made easily and accurately within a complex unit of multi-layer wiring construction by connecting to an upper-layer wiring through a through-hole formed on a specified position of lower-layer wiring.

CONSTITUTION: While an element occupation area on layout is reduced by minimizing system wiring pitch, an observation pad P1 or P2 is provided on an output lead line of inverter in one unit cell row (or on an input lead line of, for example NAND, of the other unit cell row). Then, these observation pads P1 and P2 are in vertical pad construction where PS or Al2 has been pulled to the uppermost Al3 on the same coordinate grid point system wiring pitch as an output lead line. By applying a probe for observing potential to AI3, internal signal waveform or internal signal can be directly measured and the observation becomes easy and accurate.





#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑫公開特許公報(A)

昭64-27241

⑤Int Cl.⁴

②発

明

者

識別記号

庁内整理番号

❸公開 昭和64年(1989)1月30日

H 01 L 21/82 21/66 7925-5F E-6851-5F

審査請求 有 発明の数 1 (全7頁)

図発明の名称 半導体集積回路装置

②特 願 昭63-154702

29出 願 昭56(1981)6月24日

@特 願 昭56-96639の分割

⑫発 明 者 増 田 孝 次 東京都小平市上水本町1450番地 株式会社日立製作所コン ピユータ事業本部デバイス開発センター内

藤 田 実 東京都小平市上水本町1450番地 株式会社日立製作所コン

ピユータ事業本部デバイス開発センター内

⑫発 明 者 上 遠 野 臣 司 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 加 藤 正 男 神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

工場内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

#### 明 細 書

- 1. 発明の名称 半導体集積回路装置
- 2. 特許請求の範囲

1. 複数のユニットセルを有する半導体集積回路 装置において、前記ユニットセル内に設けられた、 下層は所望の配線部を構成し、上層は所望パター ンの観測端子を構成する観測パッド部を有するこ とを特徴とする半導体集積回路装置。

以下余白

#### 3. 発明の詳細な説明

本発明は、特に、CAD (Computer Aided Design)又はDA (Design Automation)等の設計技術によりレイアウト設計がなされた大規模集積回路装置(以下、LSIと称する場合がある)に好適な半導体装置に関するものである。

この種のレイアウト設計は、多品種LSIの設計、設計期間の短縮、設計工数の削減及び設計品質の向上という観点から特に電子計算機を用いて行なわれているが、このために、半導体位位で、一次であいる。このででは、コンタクトホが導入では、日本のでは、またのでは、またが、またが、またが、またが、またが、またが、またが、ないので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、チャールので、カールので、カールので、カールので、カールので、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールので、カールのでは、カールのでは、カールので、カールのでは

本発明者等は、DA設計の一手法として、CM OSLSIにおいて半導体ウエハ(半導体ペレット)のユニットセル用回路第子形成領域内に、仮 想座標に沿って、縦横に、又は一方向に延在する 多層又は車層導線と、さらに、ユニットセル相互 間に、仮想座標に沿って、縦横に延在する多層導 級とを設け、一つの論理回路機能を与えるための ユニットセル内およびユニットセル間の相互配線 を、スルーホールおよびコンタクトホールの選択 によって行なう方法を模討した。

いに接続されていて、全体として1つの大規模な 論型機能を有するシステムを存成している。論理 プロック1自体は、第2図に示すように両端の置 環端子3及び4間に多数数けられたユニットセル 5の各列からなっており、各ユニットセルの列間 又は行間はポリシリコン配級PS及びA81で接 続され、また例えば1つの列を飛び越えた配級は A82で行なわれている。ユニットセル5は例え ば、NOR、OR、AND、NAND、フリップ ののののののののののののののののでは ないでするセルからなっている。

こうしたVLSIを作成するに当っては、設計 期間の短縮、設計工数の削減及び設計品質の向上 という観点から、特にCADにより電子計算機を 用いて配置配線設計又はレイアウト設計が行なわ れるが、この関係上、半導体ウエハ上に予め仮想 盥(で決め、所定の座標位置に相互配線層、スル ーホール、コンタクトホール、各回路素子等を形 返する設計自動化の手法を導入する。

このレイアクト設計においては、第3図に示す

なり、いわゆるTAT(Turn Around Time)が長くなってしまう。一方、低加速SEMによる間接的な電位観測手段を用いて内部の電気的状態を検査しようとしても、層間絶縁膜の膜厚等が一概でないために検出信号の提幅が一定でない上に、検査時の操作が容易でないことも判明している。

従って、本発明の目的は、多層配線が施されたIC内部の信号観測を容易かつ正確に行ない、TATを大幅に短縮することにある。このために、本発明によれば、下層配線が層間絶縁膜のスルーホールを介して上部の観測パッドに引出され、ここから内部の信号波形等を観測できるようにしている。

以下、本発明をCMOS論理回路からなるVLSIに適用した奥施例を図面参照下で詳細に述べる。

第1図では、中規模の論理機能を有する各論理 プロック1が半導体チップ2に設けられ、各論理 プロック間は多層配線のA&2(2層目のA&配 級)、A&1(1層目のA&配線)等を介して互

ように半導体ウエハ又はチップ上にXY方向に予 め規則的な格子状座標を仮想的に設け、所定の座 額位置に相互配線が位置し、その格子点に相互接 . 税用のスルーホール又はコンタクトホールがくる ようにプログラミングが行なわれる。すなわち、 上記したA81は横方向に、Ae2はPS間にて 共に秘方向において、夫々等間隔の仮想座標上に 存在するように配置され、全体として規則的なX - Y 坚模を形成している。第3 図では、各ユニッ トセル5の領域を斜線で示したが、隣接するセル 間を多層配線としてのA Ø 1 - A Ø 2 - A Ø 1 -PSによって接続する場合もある。なお、A&2 上には更に3届目のAB配線AB3を設けること ができるが、このAB3も含めた各層のAV配線 ヤPS配線は、段差を放らして配線の段切れを防 ぐために、互いに重なり合わないように他の配綴 の間に位置せしめられている。

第3図に示したように、各配談は予め抉められた規定の座標のピッチ、即ちシステム配禄ピッチ に沿う如くに設けられるが、本例で重要なことは、 このシステム配級ピッチを可能な限り小さくして レイアウト上の案子占有面積を縮小している一方、 既述した多層配線構造における内部信号観測を行 なうための観測パッドP. 又はP. が一方のユニットセル列の例えばインパータの出力引出し線上 に(或いは他方のユニットセル列の例えばNAN Dの人力引込み線上に)設けられていることであ る。

7 7

観測パッドP」においては、第4図及び第5図に示すように、一方のユニットセルの案子の出力引出し級である厚さ 0.3 5 μmの最下層のポリシリコン配級 P S が N型シリコン 基板 S のフィールド S i O 。 膜 1 上に導びかれ、上記した 座標の所定の交点(格子点)上において厚さ 0.8 μmのリンシリケートガラス膜 P S G 1 に形成されたスルーホール T H 。を介して優さ 0.8 μmのリンシリケートガラス膜 P S G 2 に形成されたスルーホール T H 。には 2 層目の A B 配線と同時に形成された

で、A83に対して電位観測用のプローブを当て ることによって、内部の信号放形又は内部信号を 直接測定することができ、しかもその観測が極め て容易かつ正確となる。従って、この側定値に基 いてユニットセルの良、不良を判別し、不良原因 をすぐに製造プロセスへフィードパックして正規 の条件に設定できるから、製品の歩留りの向上は 勿論、TATの効果的な短髄を実現することがで きる。また、各パッドP、,P。の形成位置、特 にスルーホールTH1~TH3はCADによるレ イアウト設計にとって都合のよい格子点上に存在 するから、その位置設定は非常に作業性良く行な うことができる。なお、上配の例はアルミニウム の3層配線の場合であるが、2層配線の場合には スルーホールTH3及びアルミニウム瞑A83は 省略されるので、測定ブローブはAB2に対して 直接又は間接的に接触させることになる。

次に、上述した風測パッドを出力点に有するユニットセルの具体的な例を第8図~第13図について説明する。

アルミニウム版A & 2が設けられ、このA & 2は リンシリケートガラス膜 P S G 3 に形成されたス ルーホールTH。に3 層目のA & 配線時に設けた アルミニウム膜A & 3 に接続されている。こうし て、最下層のポリシリコン配線 P S が、同じ格子 点位置に設けた各スルーホールTH。~TH。を 介して最上のA & 3 に接続されていて、ここで内 部業子の出力を外部へ引出した観測パッドP。を 標成しているのである。

上記パットP」とは別に設けることのできる観 側パットP』によれば、第6図及び第7図に示す ように、上記のAB2の下側において他方のユニットセルの案子に対する入力を与えるAB1が設けられ、かつAB2の上面はガラス膜PSG3の スルーホールTH』を介して上記と同様にアルミニウム膜AB3に接続されている。

上記の各観測パッド P<sub>1</sub> , P<sub>2</sub> 共に、出力引出 し線としての P S 又は A & 2 が、システム配線ピッチ上に乗った同じ座標格子点上にて最上の A & 3 にまで引出された縦型パッド構造としているの

ユニットセル5を構成するCMOS論理回路に おいては、特に第8図に明示するように、N型シ リコン基板6KPチャンネルMOSFET臥.7と NチャンネルMOSFET部8とが設けられ、こ れら両FET部に亘って共通の各ポリシリコンゲ 一下键框PS:, PS:, PS:, PS., PS. が並行してセル周辺部にまで延びていて、両端側 にて端子A,B,C,D,E,A,B,C,D, Eを夫々形成している。ここで重要なことは、こ れらの各端子が第3図で示したポリシリコン配線 PSと同一のピッチを以って配盤されていること である。このピッチは第8図の横方向において1, 3,5,7,9を奇数番号で示されるシステム配 級ピッチに対応している。この対応をとるために 本例では、ゲート電板 PS: ~ PS: の形状に述 べる独得の工夫がなされている。各ゲート単極を マスクとしてイオン住入法又は拡散法で形成され たFET7側の各P+ 型領域9とFET8側の各 N<sup>+</sup> 型領域 10 とに対し、適宜位置にてAB配線 11,12,13,14,15がオーミックコン

タクトで接するコンタクトホール16,17,18,19,20,21,22,23,24,25が夫々形成されている。ここで注目すべきととは、各コンタクトホール16~20、21~25は夫々横方向に並殴されていて各コンタクトホール間をゲート電極が走るという形態ではなく、各コンタクトホールを第8図の如く一定の規則性を以って上下に配しており、必要に応じて所定のコンタクトホール付近でほぼ45°の角度に屈曲させていることである。

\* # \*

このように、必要な箇所でゲート電極を屈曲させることによって、各コンタクトホール、例えばホール17,20,18を横方向に並厳した場合に比べて、図示の如く上下に交互に配して相互の間隔をより狭めても各ホールと所定の距離を保持しつゲート電磁PS。,PS。を設けることができる。つまり、例えばコンタクトホール17,20を上下斜め方向に配すると、より小さな間隔がに縮小する

第8図のように各配線を施すことによって、各領域9をソース又はドレイン領域とするPチャンオルMOSFETQ,,Q,,Q,,Q。が構成され、かつ各領域10をソース又はドレイン領域とするNチャンネルMOSFETQ,,Q,,Q,,Q,,Q,,Q,,以,のが構成され、これらのFETが第11図のように結綴されて1つの排他的論理和(Exclusive OR)を形成している。この

ことができる。例えば、 Dが約10 μmであるのに、 Dを約8 μmとすることができる。このようなコンタクトホールとゲート電極との位置関係を各所に適宜形成することによって、全体としてコンタクトホール間(ひいてはゲート電極間)の間隔を縮小しながら、各ゲート電極の両端に存在する端子A〜E、 A〜E を目的とするシステム配級ビッチに一致する座標上に位置せしめることができるのである。

なお、ゲート端子AとD、BとEは、AB配級11~15と同様、1暦目のAB配線26.27によって互いに接続されている。これらセル内部の1階目のAB配線は所望の単位論理機能に従って各種のパターンに予め設定できるが、LSI全体の設計上はこの1階目のAB配線は第3図のシステム配線ピッチ(第8図では縦方向に表示した偶数番号の座標)に従って配置される。AB配線11は、P\*型領域9に隣接して形成されたN\*型領域28を介して基板6に電源電圧VDDを供給するための電源ラインである。またAB配線12

Exclusive ORにおいて、複数のFETが回路的に並列に接続されている箇所では第8図のコンタクトホールは上下に交互に存在する必要があり、このためには各領域9,10はそのようにチャンネル幅)を有しておいることが望まいる筋がしたが望まいるのFETが直列に接続されてしるも形成しているのFETが直列に接続がある。と同様に上下にコンタクトホールを形成でされたのFETが並にしているのFETがが立てしているのFETががないの大々にFETがある第8図では、各FET部の大々にFETがち第3回には同様の存造を同図の横方向に並置すればよいには「サヤンネル協を同図の横方向に並置すればよいには同様の存造を同図の横方のには同様の存むをにはいる

第8図のCMOSにおいては、特にその出力点に上述したと同様の観測パッドPを設けており、その位置をやはり上述した座標の格子点上にとっている。第12図及び第13図に詳しく示すように、このパッドPにおいては、フィールドSiOz

膜31上にまずポリシリコン配級34が走っており、この上にリンシリケートガラス膜33のスルーホール35を介して上記のAB配級15が被滑され、更にこのAB配級上にリンシリケートガラス膜36が被せられ、これに形成したスルーホール37に上層のアルミニウム配線材料層38が設けられている。この配線材料層38には仮想線の如くに測定用プロープ39を充分に当てがえるように、パッシベーション用にブラズマ析出法で被着したシリコン窒化膜40に広めの開口41が形成されている。

このように様成された観測用パッドPを用いてブロービングを行なえば、ユニットセル内の論理 回路の特性を容易にしかも正確に測定することができるので、この種のCMOS型VLSIの如く 多層配線構造の複雑なデバイスであっても、その不良解析を充二分に行なうことができることになる。

また、本例では、セル内配級としてのポリシリ コングート電極を必要なコンタクトホール付近で

MoSiz -ポリシリコンからなるメタルゲートや、 A&ゲートでも差支えない。なお、上述のユニットセル構造はExclusive NORにも適用できる他、彼々の論理回路用に変形できる。

本発明は、上述した如く、下層配線の所定箇所上に形成したスルーホールを介して上層配線に接続し、これを観測パッドとして用いているので、 多層配線構造の複雑な装置でもその内部の信号観測を容易かつ正確に行なうことができる。このため、この観測結果に基く不良要因によりデバイス製造条件を早期に修正することができる。

### 4. 凶面の簡単な説明

図面は本発明の実施例を示すものであって、第 1図は第1の実施例による半導体チップの概略平 面図、第2図はその論理プロックの1つの概略平 面図、第3図は論理配級ピッチを示す座標と相互 配級上の観測パッドの位置とを示す概略図、第4 図は観測パッド位置を示す拡大平面図、第5図は その構造を示す第4図のV-V級断面図、第6図 は他の観測パッド位置を示す拡大平面図、第7図 屈曲せしめることにより、そのピッチを小さくして最小のシステム配線ピッチに合せることができるから、CADによるレイアウト設計時にシステム配線ピッチ及びセルサイズを共に小さくできる。この結果、ユニットセルの密度を増大させ得ると共に、ユニットセル間の配線チャンネル部における配線チャンネル数を大幅に増加させることが可能であり、ひいてはチップサイズ自体を著しく縮小できることになる。

以上、本発明を例示したが、上述の実施例は本 発明の技術的思想に基いて単に変形が可能である。 例えば、上述のアレングに当っては、アロービングに当っては、多層配は、 存置によっては2層目のアルミニウムであった、 な層目のアルミニウムであまた。 また、アルミニウムであまた。 は9回間絶縁に、また、ポリンピの が1の上述した屈曲角度や形状は上記を のた限ることなる。 またがことなる。 またがことがの例えば、

はその構造を示す第5図のVII-VII級断面図、第8図は論理プロックを構成するユニットセル(CMOS論理回路)の拡大平面図、第9図は第8図のXI-XI級に沿う縦断面図、第10図は第8図のユニットセルを構成するExclusive ORの等価回路図、第12図は第8図における観測パッド部分の拡大平面図、第13図は第12図のXII-XII級に沿う断面図である。


なお、図面に用いられている符号において、 1 は論理ブロック、 5 はユニットセル、 7 は P チャ ンネルM O S F E T 部、 8 は N チャンネルM O S F E T 部、 9 は P<sup>+</sup> 型領域、 1 0 は N<sup>+</sup> 型領域、 1 1 ~ 1 5 は A & 配線、 1 6 ~ 2 5 はコンタクト ホール、 2 8 は N <sup>+</sup> 型給電領域、 3 0 は P <sup>+</sup> 型給 電領域、 3 4 はポリシリコン配線、 3 8 は A & 配 緑材料層、 3 9 はブローブ、 4 0 はシリコン窒化 膜、 A & 1 は 1 局目の A & 配線、 A & 2 は 2 届目 の A & 配線、 P S 及び P S 。 ロボリシリ コンゲート電極、 A ~ E 及び A ~ E は 端子、 P 。

### 特開昭64-27241 (6)


P. 及びP. は観測パッド、PSG1~PSG3 及び33.36はリンシリケートガラス膜、TH 1~TH3及び35.37はスルーホールである。


代理人 弁理士 小川 勝 男







第 2 図









# 特開昭64-27241(ア)





第 10 図



第 1 1 図

